기억장치, PLD (1)

 

알아볼 것.

• 기억장치의 종류와 특성
• RAM, ROM의 내부 구조 및 동작원리
• PLD의 구조 및 동작원리 (2)

 

 

기억장치. 

 

처리할 프로그램과 데이터를 기억하거나, 처리한 후의 결과를 기억을 하는 장치이다.

 

 

그중 주 기억장치의 RAM, ROM, PLD에 대해서 알아볼 것이다. 

 

기억장치는 2진 기억소자를 모아놓은 것을 기억장치라고 할 수 있고 이 2진 기억소자를 메모리 셀이라고 한다. 

 

기억장치에 정보가 기억되는 경우 내부에 2진 비트들의 조합이 배열되어 데이터를 기억한다.

 

2진 데이터가 기억장치에 저장되는 단위를 word라고 한다. 

 

이 word는 m개의 비트로 구성된다.  m은 8의 배수이다. 

각 단어의 위치는 address로 부여한다. 

 

기억장치의 성능은 정보를 읽거나 기록하는 속도에 좌우된다. 

한 워드를 읽어내는 데 걸리는 시간, 즉 액세스 타임을 보기도 한다. 

 

기억장치의 메모리 셀은 반도체 메모리를 이용한다. 

 

반도체 메모리는 F/F 회로를 실리콘 칩에 고밀도로 집적화한 것을 말한다. 

 

추가적으로 PLD( Programmable Logic Device)는 전자적 퓨즈로 접속된 내부 논리 게이트를 갖고 있는 집적회로이다. 

이는 읽기만 가능한 기억장치로, PLA, PAL 등의 기억장치가 있다. 

 

 

RAM

 

RAM은 임의의 기억장소에 사용자가 작성한 프로그램이나 데이터를 저장할 수 있고, 필요할 때마다 내용을 읽거나 자유롭게 변경시킬 수 있는 기억장치를 말한다. 

전원이 없으면 정보가 손실되어 휘발성 메모리라고도 한다. 

 

 * SRAM ( Static RAM)
 F/F으로 구성되어 사용하기가 용이하다. 

고속의 액세스 타임을 가져서 주로 캐시 메모리로 사용한다. 

 

캐시 메모리는 CPU와 주기억장치 사이에 존재하는 기억장치다.  주기억장치보다 액세스 타임이 빠르다.

 

다만 용량이 상대적으로 적다. 

 

 * DRAM

 

Capacitor로 충전되는 전하의  형태로 정보를 저장한다. 

주기적으로 커패시터를 충전시키는 동작이 필요하다. - refreshing 동작이라고 한다. 

주로 컴퓨터의 주기억장치로 사용한다. 

 

RAM의 블럭도

 

 

 

데이터 입, 출력 : 저장시킬 정보를 저장장치에 전달하고, 저장되어 있는 정보를 외부장치로 내보내는 것이다. 

 

주소선 : 기억장치 내의 단어를 선택할 때 필요한 주소를 표현하는 단자이다.  여기선 16개의 비트가 있으니까  2^16개의 워드를 하나하나 지정할 수 있다. 

 

제어선 :  읽기와 쓰기를 제어할 수 있는 것이다. 

 

 

기억장치의 규모는 저장할 수 있는 단어의 수와 각 단어를 구성하는 비트 수로 정의한다. 

 

ex) $2^k \cdot n$

 

저장할 수 있는 단어 수는 $2^k$개, 각 단어는 n개의 비트로 구성한다.

 

주소선으로 기억장치 내의 특정단어를 선택할 수 있고 각 단어는 그 위치를 나타내는 주소로 할당된다.

 

 

 

1024 X 8 RAM의 경우 8비트로 이루어진 1024개의 ㅣ단어로

 

이를 선택하기 위해선 $2^10$비트의 주소선이 필요하다. 

 

그리고 8비트의 단어를 입출력하기 위해 데이터 입력선과 데이터 출력선은 각각 8개가 필요하다. 

 

 

칩 선택(CS) :  다중 칩 기억장치 구조에서 특정 칩을 선택하기 위한 구조다

CS = 1 은 읽기/쓰기 제어입력에 따라 결정되는 연산 수행이며 CS = 0은 비활성 상태를 의미한다.

 

 

내부 구조는 메모리 셀과 디코딩 회로로 구성이 되어 있다. 

 

메모리셀은 RAM구성의 기본 단위로 F/F회로로 만들어진다. 

 

이러한 RAM에는 기억부, 해독부, 제어부로 구성된다.

 

기억부는 여러 개의 메모리 셀로 이루어진 부분을 말하며 2차원의 테이블 혹은 행렬 행태를 띄고 있다. 

 

해독부는 디코더로 구성되며 기억장치 선택입력(Memory enable)에 의해 구동된다. 

 

제어부는 읽기/쓰기 단자의 입력신호에 따라 데이터를 입/출력을 제어하는 부분이다.

 

 

 

RAM의 확장

 

개개의 RAM을 서로 연결하면 더 큰 용량의 기억장치를 구성할 수 있다.

 

용량이라는 것은 단어의 수와 단어를 나타내는 비트 수에 의해 결정된다. 

 

그러므로 단어의 수를 증가시키거나 단어의 비트 수를 증가시키는 방법이 있다. 

 

혹은 두 가지 방법을 혼합할 수 있다. 

 

 

1. 단어의 수 증가.

 

단어의 수는 주소선의 수와 관련된다. 따라서 주소선의 비트 수를 늘리는 방법이다. 

 

1K(1024) X 8 RAM이라면 1024개의 단어를 가지고 따라서 10비트의 주소선과 각각 8비트의 입, 출력선이 필요하다. 

 

주소 비트를 1비트 증가시키면 단어의 수는 2배로 증가한다.

 

따라서 2개의 RAM을 사용하면 단어의 수는 2배 증가하므로 주소 비트를 1 증가시키면 된다. 

 

1K X 8 RAM을 4K X 8 RAM으로 확장하려면 

 

1K X8 RAM을 4개 배치하고, 기존 1024개의 주소선에 2개의 주소선 비트를 추가한다. 

 

추가된 2비트를 연결하기 위해서 기존 하위 10비트는 4개의 RAM의 주소선에 공통적으로 연결한다. 

 

이후 2개의 주소의 상위 비트는 2X4 디코더를 사용하여 칩선택 단자(CS)에 연결하여 사용할 RAM을 결정하도록 할 수 있다.

 

 

 

2. 단어의 비트 수 증가.

 

RAM을 병렬로 연결하여 단어를 표현하는 비트를 증가시키는 방법이다. 

 

1K X 8 RAM을 1K X 16 RAM으로 확장한다면  이 경우는 주소선의 개수는 동일한다. 

 

1K X 8 RAM을 병렬로 연결한다. 이는 각 단어의 비트 수가 2배가 되어야 한다. 

 

이는 입출력선이 2배로 증가해야 한다.

 

 

 

ROM 구성

 

 

ROM은 고정된 2진 정보를 저장하는 기억장치이다. 

 

2진 정보는 설계자에 의해 결정되고 필요한 내부 연결 패턴을 기억장치 내에 형성함으로써 구현한다.

 

ROM 칩은 디코더와 여러 개의 OR 게이트로 구성된다. 

 

 

 

램과 비슷하지만 주소선의 개수가 n개 출력선의 개수를 m개로 저장한다. 

 

예를 들어  8 X 4 ROM은 3개의 입력(주소선)을 가진다. 이후 출력은 4비트를 출력하므로 4개의 출력선이 필요하다. 

 

이때 출력값은 ROM에 저장된 한 단어를 의미한다.

 

실제 내부 구조는 디코더와 메모리 배열로 구성되어 있다. 

 

디코더의 출력은 메모리 배열의 주소를 가리킨다. 

예제에서  디코더의 출력은 퓨즈선을 통하여 4개의 OR 게이트와 연결되어 있는데, 각 OR 게이트는 내부적으로 8개의 입력을 가지고 있다. 

 

총 8개의 내부 입력선을 가지고 있고 4개의 OR 게이트를 가지기 때문에 총 32개의 퓨즈선으로 연결되어 있다.

 

OR 게이트의 연결논리와 전자 표즈선에서 X 표시를 하게 되면 퓨즈선이 연결됨을 의미하고 X가 없는 것은 퓨즈선이 끊겨 있는 것을 의미한다. 

 

또한 ROM은 진리표로부터 직접 조합논리회로 구현이 가능하다.